三星发明的半导体器件方案，能够改善连接栅电极、源极和漏极区的节点接触结构，并进一步改善静态随机存取存储器（SRAM）器件的工作特性和可靠性，从而有利于提高半导体器件的密度。
作者｜嘉勤IP校对｜holly集微网·爱集微APP，各大主流应用商店均可下载三星发明的半导体器件方案，能够改善连接栅电极、源极和漏极区的节点接触结构，并进一步改善静态随机存取存储器（SRAM）器件的工作特性和可靠性，从而有利于提高半导体器件的密度。集微网消息，微缩技术可以用于提高半导体器件的密度，并逐渐发展了各式各样的多栅极晶体管，这种晶体管通常具有鳍形状和纳米线形状的多沟道有源图案，图案形成于芯片衬底上，在有源图案上还设置有栅极结构。由于这种多栅极晶体管利用三维沟道来实现，因此比较容易进行微缩。此外，即使不增加多栅极晶体管的栅极长度也可以提高电流控制能力，并可以有效地抑制沟道区的电势受漏极电压影响的短沟道效应（SCE）。而随着目前2~3nm芯片技术的深入研究以及半导体器件的节距尺寸减小，需要确保半导体器件中的接触之间的电容减小和电稳定性。为此，三星在年7月6日申请了一项名为“半导体器件”的发明专利（申请号：10761662.0），申请人为三星电子株式会社。根据该专利目前公开的相关资料，让我们一起来看看这项方案吧。如上图，为该专利中发明的半导体器件的电路示意图，该半导体包括并联连接在电源节点Vcc和接地节点Vss之间的一对反相器INV1和INV2，以及连接到两个反相器中的每一者的输出节点的 传输晶体管PS1和第二传输晶体管PS2。 反相器包括串联连接在电源节点与接地节点之间的 上拉晶体管PU1和 下拉晶体管PD1。同时，第二反相器包括串联连接在电源节点与接地节点之间的第二上拉晶体管PU2和第二下拉晶体管PD2。这两种上拉晶体管均为P型晶体管，下拉晶体管为N型晶体管。而且，为了使 反相器和第二反相器形成单个锁存电路， 反相器的输入节点连接到第二反相器的输出节点，并且第二反相器的输入节点连接到 反相器的输出节点，在上图中以SRAM单元的存储单元用作示意。如上图，为上述半导体器件的放大布局图，在该结构中：、、、和为有源图案；、、、、、、和为栅电极；、、和为桥接部件；、、和为节点部件；、、、、、、、和为源极和漏极部件，以及、、和为栅极部件。有源图案设置在SRAM区域中， 有源图案、第二有源图案和第四有源图案设置在SRAM的PMOS区域中，第三有源图案和第五有源图案设置在SRAM的NMOS区域中。这些有源图案均从各自的 方向D1上纵长地延伸。在衬底上还铺设有场绝缘膜，其通常形成于上述有源图案的侧壁上，且突出到场绝缘膜上表面的上方，可以用例如等离子体增强化学气相沉积（PECVD）工艺和低压化学气相沉积（LPCVD）工艺的化学气相沉积（CVD）工艺来形成。在上述第二层间绝缘膜中设置有布线团，其也在 方向D1上纵长地延伸。布线图案不使用通路结构连接到第二源极上，从而可以减少从 外延图案到布线图案的高度。且由于到布线图案的高度减小，因此晶体管的源极和漏极区与布线图案之间的电阻也可以减小，从而能够提高半导体器件的工作性能和可靠性。如上图，为半导体器件的截面示意图，在该半导体结构中， 节点覆盖图案的下表面b_CAP在 方向D1上的宽度大于 节点接触的上表面us在 方向D1上的宽度。此外， 节点覆盖图案的下表面在第二方向D2上的宽度大于 节点接触的上表面在第二方向D2上的宽度。以上就是三星发明的半导体器件方案，这种半导体器件能够改善连接栅电极、源极和漏极区的节点接触结构，进一步改善静态随机存取存储器（SRAM）器件的工作特性和可靠性，从而有利于提高半导体器件的密度。关*勤深圳市嘉勤知识产权代理有限公司由曾在华为等世界强企业工作多年的知识产权专家、律师、专利代理人组成，熟悉中欧美知识产权法律理论和实务，在全球知识产权申请、布局、诉讼、许可谈判、交易、运营、标准专利协同创造、专利池建设、展会知识产权、跨境电商知识产权、知识产权海关保护等方面拥有丰富的经验。点击文章左下角“阅读原文”了解更多！往期精选
国知局宣告联发科一项“集成电路芯片”专利全部无效华为公开“光路由架构及路由芯片”专利vivo起诉诺基亚寻求FRAND许可华为公开射频芯片专利！OPPO对InterDigital发起FRAND费率之诉预览时标签不可点收录于话题#个上一篇下一篇